본문 바로가기 주메뉴 바로가기
22대 대한민국 국회 국회정보길라잡이 국회의원검색
회원가입 로그인
HOME

정보검색

소장정보 검색

국회도서관 홈으로 정보검색 소장정보 검색

결과 내 검색

동의어 포함

고급검색

인명/단체명

저자정보 상세정보
인명/단체명을 입력하세요.

키워드

  • 대표어

  • 외국어

-

목차보기

표제지

국문초록

목차

I. 서론 8

1. 연구배경 및 목적 8

1.1. 연구배경 8

1.2. 연구 목적 및 방법 11

II. RFID 시스템의 개요 12

2.1. RFID 시스템 12

2.2. 리더와 태그의 교신 13

2.3. Air Interface 기술 16

2.4. 태그의 전력 공급 17

2.5. RFID Reader와 Tag의 기능 18

2.6. 13.56 MHz 국제 표준 비교 20

2.7. ISO 14443 Type A 21

2.8. ISO 14443 Type B 22

III. 13.56 MHz 수동형 RFID 태그 설계 23

3.1. 13.56MHz RF단 블록도 23

3.2. Rectifier 25

3.3. Demodulator 27

3.4. Regulator 29

3.5. RC Oscillator 31

3.6. Power On Reset 32

3.7. Modulator 34

IV. Simulation과 Layout 및 측정 결과 35

4.1. Rectifier Simulation 결과 35

4.2. Demodulator Simulation 결과 36

4.3. Layout 구현 37

4.4. 측정 결과 38

V. 결론 39

참고문헌 40

Abstract 42

표목차

〈표 1〉 주파수 대역별 RFID 구분 및 특징 9

〈표 2〉 RFID Reader와 태그 기능 18

〈표 3〉 13.56㎒ RFID 국제 표준 20

그림목차

〈그림 1〉 RFID 시스템 구성 12

〈그림 2〉 RF 시스템의 송수신 방식 13

〈그림 3〉 유도성 결합 14

〈그림 4〉 저항성 부하 변조기를 갖는 태그 등가회로 15

〈그림 5〉 리더와 태그의 결합방식 16

〈그림 6〉 ISO 14443 Type A 100% ASK 중지구간 21

〈그림 7〉 ISO 14443 Type A 10% ASK 중지구간 22

〈그림 8〉 13.56㎒ RF단 기능 23

〈그림 9〉 RFID Functional Block Diagram 24

〈그림 10〉 nMOS 게이트 교차연결형 브리지 정류기 25

〈그림 11〉 nMOS 게이트 교차연결형 브리지 정류기 등가회로 26

〈그림 12〉 Demodulator 회로 27

〈그림 13〉 Demodulator 입출력 파형 비교 28

〈그림 14〉 Voltage Regulator 회로 29

〈그림 15〉 RC Oscillator 회로 31

〈그림 16〉 Rower On Reset 회로 32

〈그림 17〉 Modulator 회로 34

〈그림 18〉 Rectifier Simulation 35

〈그림 19〉 비교기를 통해 출력되는 디지털 신호 복원 36

〈그림 20〉 13.56㎒ RFID Analog Front-end Layout 37

〈그림 21〉 데이터 수신과 복원 38

초록보기

본 논문에서는 13.56MHz RFID 태그를 설계하였다. RFID 태그의 구성은 정류기(rectifier), 복조기(demodulator), 정전압 발생기(regulator), POR(Power On Reset), 변조기(modulator) Oscillator, 등으로 구성되어 있다. 태그는 13.56MHz Carrier Power를 받아, Chip에서 사용하는 DC 파워를 정류기를 통해 만든다. 이렇게 생성된 DC 전압이 칩 내부의 Analog Block과 Digital Block을 동작 시키는 전원으로 사용된다. 리더와 태그 사이의 거리가 가까울 때는 DC 전압이 매우 커져서 태그 칩 회로를 파괴할 수도 있다. 이를 방지하기 위해 일정한 범위 이하로 전압을 제한하는 보호기가 필요한데 Voltage Regulator가 이 역할을 수행하게 된다. 또한, 리더로부터 태그로 전달되는 명령이나 정보를 받아들이는 복조기와 태그로부터 리더로 정보를 전달하기 위한 변조기가 있다. 그리고 일정한 clock 신호를 위해 자체적으로 발진하여 원하는 clock을 생성시키는 Oscillator와 외부 간섭에 의해 전원 전압이 기준 이하로 내려갔다가 원하는 수준으로 회복될 때 태그 칩을 초기화시킴으로써 오동작을 방지하는 POR로 구성된다. 또한 본 논문에서는 안테나를 통해 유입되는 에너지가 diode로 전파 정류하여 일정한 전압을 만들어 내는 과정과, 중지 구간에서 디지털 신호로 복원하는 과정을 simulation을 통해 확인 하였다. AFE를 0.18um CMOS 공정을 이용하여 40개의 패드를 갖는 AFE Layout을 구성 하였다. 코어의 크기는 1450㎛ x 820㎛이다. AFE Layout을 검증하기 위해 Mentor사의 Calibre Tool을 이용하였다. 100% 변조된 ASK 신호를 입력 신호로 사용하여 복조기를 거쳐 출력되는 파형을 오실로스코프로 측정 하였다. 복조기의 중지구간 신호를 통해 data가 정상 수신 되고 복원 되는 과정을 확인할 수 있다.

추천서가 (다양한 추천 자료를 만나보세요)

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차

권호

기사명 원문보기 기사목차
닫기