본문바로가기

자료 카테고리

전체 1
도서자료 0
학위논문 1
연속간행물·학술기사 0
멀티미디어 0
동영상 0
국회자료 0
특화자료 0

도서 앰블럼

전체 (0)
일반도서 (0)
E-BOOK (0)
고서 (0)
세미나자료 (0)
웹자료 (0)
전체 (1)
학위논문 (1)
전체 (0)
국내기사 (0)
국외기사 (0)
학술지·잡지 (0)
신문 (0)
전자저널 (0)
전체 (0)
오디오자료 (0)
전자매체 (0)
마이크로폼자료 (0)
지도/기타자료 (0)
전체 (0)
동영상자료 (0)
전체 (0)
외국법률번역DB (0)
국회회의록 (0)
국회의안정보 (0)
전체 (0)
표·그림DB (0)
지식공유 (0)

도서 앰블럼

전체 1
국내공공정책정보
국외공공정책정보
국회자료
전체 ()
정부기관 ()
지방자치단체 ()
공공기관 ()
싱크탱크 ()
국제기구 ()
전체 ()
정부기관 ()
의회기관 ()
싱크탱크 ()
국제기구 ()
전체 ()
국회의원정책자료 ()
입법기관자료 ()

검색결과

검색결과 (전체 1건)

검색결과제한

열기
논문명/저자명
Muxed Oscillator를 이용한 버스트모드 클럭/데이터 복원 회로에 관한 연구 / 김유근 인기도
발행사항
서울 : 연세대학교 대학원, 2004.2
청구기호
TD 621.38132 ㄱ795m
형태사항
x, 122 p. ; 26 cm
자료실
전자자료
제어번호
KDMT1200417218
주기사항
학위논문(박사) -- 연세대학교 대학원, 전기전자공학, 2004.2
원문
미리보기

목차보기더보기

국문목차

표제지=0,1,3

감사의 글=0,4,1

차례=i,5,3

그림차례=iv,8,4

표차례=viii,12,1

국문요약=ix,13,2

제1장. 서론=1,15,2

제2장. 연구 배경=3,17,1

제2-1절. PON 시스템=4,18,3

제2-2절. PON 시스템의 종류=7,21,2

제2-3절. 버스트 모드 클럭/데이터 복원회로의 필요성=9,23,1

제2-4절. 버스트 모드 클럭/데이터 복원회로의 종류=10,24,1

제2-4-1절. gated osciIIator 방식=10,24,3

제2-4-2절. Multi-phase를 이용한 방식=13,27,2

제3장. 622Mbps MO-CDR 회로 설계=15,29,2

제3-1절. 새로운 방식의 클럭 및 데이터 복원 회로=17,31,1

제3-2절. 622Mbps MO-CDR 회로의 동작 및 구현=18,32,3

제3-2-1절. HPSG=21,35,4

제3-2-2절. MO (Muxed Oscillator)=25,39,3

제3-2-3절. 622Mbps MO-CDR 회로의 타이밍도=28,42,4

제3-2-4절. 622Mbps MO-CDR 회로의 특징=32,46,1

제3-3절. 622Mbps MO-CDR 회로의 설계=33,47,1

제3-3-1절. MO의 지연 회로 설계=33,47,4

제3-3-2절. MUX, XOR 설계=37,51,3

제3-4절. 위상 동기 회로=40,54,2

제3-4-1절. 위상 동기 회로의 설계=42,56,9

제3-4-2절. 위상 동기 회로의 시뮬레이션=51,65,2

제3-5절. 데이터 전송 시뮬레이션=53,67,6

제4장. 1.25Gbps MO-CDR 회로 설계=59,73,1

제4-1절. 1.25Gbps MO-CDR 회로의 동작 및 구현=59,73,2

제4-1-1절. HPSG=61,75,3

제4-1-2절. MO=64,78,3

제4-1-3절. 1.25Gbps MO-CDR 회로의 타이밍도=67,81,2

제4-1-4절. 1.25Gbps MO-CDR 회로의 특징=69,83,1

제4-2절. 1.25Gbps MO-CDR회로의 설계=70,84,1

제4-2-1절. MO의 지연 회로 설계=70,84,1

제4-2-2절. MUX, AND 회로 설계=71,85,1

제4-3절. 위상 동기 회로=72,86,1

제4-3-1절. 위상 동기 회로의 설계=72,86,3

제4-3-2절. 위상 동기 회로의 시뮬레이션=75,89,2

제4-4절. 입ㆍ출력 버퍼=77,91,4

제4-5절. 데이터 전송 시뮬레이션=81,95,5

제5장. 측정 결과 및 토의=86,100,1

제5-1절. 칩 테스트 (622Mbps MO-CDR)=86,100,15

제5-2절. 칩 테스트 (1.25Gbps MO-CDR)=101,115,15

제6장. 결론 및 향후 연구=116,130,2

참고문헌=118,132,3

ABSTRACT=121,135,2

그림4-16 회로의 레이아웃=85,99,1

그림5-1 제작한 칩의 사진=89,103,1

그림5-2 위상 동기 회로 측정을 위한 실험 환경=90,104,1

그림5-3 위상 동기 회로내의 VCO 출력의 지터 특성=91,105,1

그림5-4 데이터 전송 실험을 위한 환경=92,106,1

그림5-6 지터 인가된 400Mbps 입력과 출력의 eye 다이어그램=94,108,1

그림5-7 지터 인가된 622Mbps 입력과 출력의 eye 다이어그램=95,109,3

그림5-10 +25%의 입력 데이터 degradation이 발생했을 경우 복원 데이터 파형=98,112,1

그림5-11 -25%의 입력 데이터 degradation이 발생했을 경우 복원 데이터 파형=99,113,1

그림5-12 제작한 칩의 사진=103,117,1

그림5-13 위상 동기 회로 측정을 위한 실험 환경=104,118,1

그림5-14 위상 동기 회로내의 VCO 출력의 지터 특성=105,119,1

그림5-15 데이터 전송 실험을 위한 환경=106,120,1

그림5-18/5-18 복원 데이터의 eye 다이어그램 ⓐ1Gbps=109,123,1

그림5-19/5-19 복원 데이터의 eye 다이어그램 ⓐ1.25Gbps=110,124,1

권호기사보기

권호기사 목록 테이블로 기사명, 저자명, 페이지, 원문, 기사목차 순으로 되어있습니다.
기사명 저자명 페이지 원문 기사목차
연속간행물 팝업 열기 연속간행물 팝업 열기