목차
[표제지 등]=0,1,2
연구개요=0,3,1
제목차례=i,4,3
표차례=iv,7,1
그림차례=v,8,2
제1장 연구의 개요=1,10,3
1.1 연구의 배경 및 목적=3,12,2
1.2 연구의 범위=4,13,1
1.3 연구수행 방법=5,14,2
제2장 시뮬레이터 개발사례 및 첨단교통신호시스템 주요기능 검토=7,16,3
2.1 시뮬레이터 개발사례=9,18,5
2.2 첨단교통신호시스템 알고리즘 분석=13,22,1
2.2.1 신호제어 단위=13,22,1
2.2.2 검지기 체계=14,23,4
2.2.3 교통상황 변수 수집 알고리즘=17,26,19
2.2.4 신호제어변수 결정 알고리즘=35,44,17
2.2.5 Sub-Area 결합 분리 알고리즘=52,61,3
2.2.6 앞막힘 예방제어=54,63,4
2.2.7 효과척도(MOE: Measures of Effectiveness)=58,67,3
2.3 교통신호제어시스템 시험 및 평가 실태와 문제점=61,70,2
제3장 시뮬레이터 설계=63,72,3
3.1 시뮬레이터 구성=65,74,1
3.2 시뮬레이터 요구기능=66,75,1
3.2.1 센터 부문=66,75,2
3.2.2 지역 부문=67,76,4
3.3 시뮬레이터 설계 및 제작 방안=71,80,1
3.3.1 센터 부문=71,80,24
3.3.2 지역 부문=95,104,48
제4장 미시적 교통류 시뮬레이션 모형 검토=143,152,3
4.1 미시적 교통류 시뮬레이션 모형의 고찰=145,154,6
4.2 시뮬레이터 적용을 위한 미시적 시뮬레이션 모형의 요구사항=151,160,4
제5장 교통신호제어시스템의 성능검사 및 평가방안=155,164,4
5.1 기능 및 제어알고리즘의 시험항목=158,167,2
5.1.1 일반사항(T-1)=159,168,1
5.1.2 ONLINE 기능 시험(T-2)=160,169,7
5.1.3 제어모드별 시험(T-3)=167,176,2
5.1.4 검지기 정보처리 시험(T-4)=169,178,2
5.2 교통신호제어시스템 기능시험방법=171,180,1
5.2.1 일반사항(T-1)=171,180,1
5.2.2 ONLINE 기능 시험(T-2)=172,181,5
5.2.3 제어모드별 시험(T-3)=177,186,2
5.2.4 검지기 정보처리 시험(T-4)=179,188,2
5.3 교통신호운영 효율성 평가방안=181,190,1
5.3.1 주기길이 산출의 적정성 평가=182,191,3
5.3.2 녹색시간 산출의 적정성 평가=184,193,3
5.3.3 연동패턴 선택의 적정성 평가=186,195,3
5.3.4 TOD 시간계획의 적합성 평가=188,197,1
5.3.5 기타 제어의 효율성 평가=188,197,3
제6장 시뮬레이터 적용을 위한 표준(안)=191,200,3
6.1 목적=193,202,1
6.2 S/W 부문=193,202,1
6.2.1 개요=193,202,1
6.2.2 신호제어시스템의 운영=193,202,2
6.2.3 지역 제어기 기능=194,203,2
6.2.4 데이터베이스 구성=196,205,1
6.3 H/W 부문=197,206,1
6.3.1 시스템 버스=197,206,2
6.3.2 입출력 데이터버스=199,208,4
6.3.3 구성 모듈=203,212,1
6.4.4 Sub Rack=204,213,1
6.4 통신 부문=205,214,1
6.4.1 전송제어 규약(TCP:Transmission Control Protocol)=205,214,4
6.4.2 시리얼 통신=208,217,3
제7장 개발 및 예산 계획=211,220,3
7.1 개발 일정 및 투어 인원=213,222,2
7.2 예산 계획=215,224,1
7.2.1 개발인건비 상세내역=215,224,1
7.2.2 개발재료비 상세내역=216,225,1
7.2.3 제작재료비 상세내역=217,226,1
7.2.4 조립노무비 상세내역=218,227,1
제8장 결론=219,228,4
참고문헌=223,232,2
부록. H/W 설계도=225,234,30
판권지=255,264,1
(표1.1) 단계별 연구내용=4,13,1
(표1.2) 연구수행방법=5,14,1
(표2.1) REL-CID와 LSU-CID의 비교=12,21,1
(표2.2) 검지기 용도별 구분=16,25,1
(표2.3) 검지기 용도별 수집 교통자료=17,26,1
(표2.4) 오정보판단 알고리즘에서 사용하는 오류코드=19,28,1
(표2.5) 오정보판단 결과에 따른 종합정보 상태코드=19,28,1
(표3.1) Connector Pin Assign=100,109,1
(표3.2) 프로토콜의 OPCODE 구성=108,117,1
(표3.3) 각 채널에 할당된 공용 CPU의 Shared Memory 영역=139,148,1
(표4.1) 네 가지의 유형으로 분류한 미시적 시뮬레이션 모형=146,155,1
(표4.2) 모형의 구현=147,156,1
(표4.3) 목적별 지표의 제공=148,157,1
(표4.4) 교통정보 및 기술적 기능=149,158,1
(표4.5) 기타 모형의 속성=149,158,1
(표4.6) 미시적 시뮬레이션 모형의 주요 응용영역=150,159,1
(표4.7) 미시적 시뮬레이션 모형의 이용현황=150,159,1
(표4.8) 시뮬레이션 모형의 선정 대안별 장단점 비교=152,161,1
(표6.1) DIN 96P S/T FEMALE=198,207,1
(표6.2) 모뎀의 DIN 64P S/T=199,208,1
(표6.3) SIO의 DIN 64P S/T=199,208,1
(표6.4) LSD의 DIN 64P S/T=200,209,1
(표6.5) IO의 DSUB 35P S/T=200,209,1
(표6.6) VSGIO의 DIN 64P S/T=201,210,1
(표6.7) IO의 DSUB 35P S/T=201,210,1
(표6.8) DIO의 DIN 64P S/T=202,211,1
(표6,9) IO의 DSUB 35P S/T=202,211,1
(그림1.1) 연구의 수행방법=6,15,1
(그림2.1) LSU-CID(상) 및 REL-CID(하)=10,19,1
(그림2.2) LSU-CID의 구성체계=11,20,1
(그림2.3) REL-CID의 구성체계=11,20,1
(그림2.4) 제어단위 개념도=13,22,1
(그림2.5) 검지기 용도별 위치도=14,23,1
(그림2.6) 검지자료 관계도=15,24,1
(그림2.7) 오정보판단 처리 흐름도=20,29,1
(그림2.8) 직진포화도 알고리즘 흐름도=22,31,1
(그림2.9) 좌회전 포화도 산정 알고리즘의 흐름도=24,33,1
(그림2.10) 포화교통류율 산정 알고리즘의 흐름도=27,36,1
(그림2.11) 속도와 정체도의 관계=29,38,1
(그림2.12) 정체도와 대기길이 관계=30,39,1
(그림2.13) 임계정체도 보다 큰 경우=30,39,1
(그림2.14) 임계정체도 보다 작은 경우=31,40,1
(그림2.15) 속도산정 알고리즘의 흐름도=33,42,1
(그림2.16) Active판단 알고리즘의 흐름도=35,44,1
(그림2.17) F(ccl) 개념도=36,45,1
(그림2.18) 주기산정 알고리즘 흐름도=38,47,1
(그림2.19) 옵셋패턴 선택 개념도=50,59,1
(그림2.20) 결합 위배 조건의 예=53,62,1
(그림2.21) 앞막힘 예방제어 개념도=56,65,1
(그림3.1) 시뮬레이터의 개략 구성=65,74,1
(그림3.2) 지역 제어기 등기단자 구성=69,78,1
(그림3.3) 센터 시뮬레이터 블록 다이어그램=71,80,1
(그림3.4) 19" RACK 구성도=115,124,1
(그림3.5) 시스템 초기화 흐름도=129,138,1
(그림3.6) 부팅 이후 Task 생성 과정=130,139,1
(그림3.7) 공용 CPU의 프로그램 수행 구성도=131,140,1
(그림3.8) 각 Task에 대한 상세 구성도=132,141,1
(그림3.9) 비동기방식의 송수신을 위한 흐름도=133,142,1
(그림3.10) DMA를 이용한 입출력 인터럽트의 한 예=134,143,1
(그림3.11) Task의 구성=135,144,1
(그림3.12) DMA를 사용한 통신 Flow의 예=136,145,1
(그림3.13) 공용 CPU에서 사용된 주요 데이터 구조간에 관계=137,146,1
(그림3.14) 공용 CPU와 SIO 모듈간의 데이터처리=138,147,1
(그림3.15) 모뎀으로부터 수신된 데이터의 흐름=140,149,1
(그림3.16) 공용 CPU와 LSD 모듈간의 데이터처리=141,150,1
(그림3.17) 공용 CPU와 VSG 모듈간의 데이터처리=141,150,1
(그림3.18) 공용 CPU와 DIO 모듈간의 데이터처리=142,151,1
(그림4.1) 미시적 교통류 시뮬레이션 모형의 운영개요=152,161,1
(그림5.1) 제어기의 성능검사 및 평가를 위한 시뮬레이터의 적용방법=157,166,1
(그림5.2) F(ccl)과 요구상수 관계=182,191,1
(그림5.3) 주기길이 산출의 적격 분석의 예=183,192,1
(그림5.4) 녹색시간 산출의 적격 분석의 예=185,194,1
(그림5.5) 주기별 유출교통량 비에 따른 연동패턴의 구조=186,195,1
(그림5.6) 연동패턴 선택의 적격 분석의 예=187,196,1
(그림6.1) PCB 규격=203,212,1
(그림6.2) Front Panel 규격=203,212,1
(그림6.3) 19" RACK 구성도=204,213,1