목차
저잡음 320MHz 클록 합성기 PLL 설계 / 박준규 ; 심현철 ; 유종근 1
ABSTRACT 1
1. 서론 1
2. 회로설계 및 동작원리 2
2.1. VCO 2
2.2. PFD 3
2.3. Charge Pump 3
2.4. Loop Filter 3
3. 모의실험 결과 3
4. 측정결과 4
5. 결론 5
참고문헌 6