이 논문은 생체 신호 처리(EEG,ECG,EMG)를 위해 해상도를 변경하여 전력소모를 최적화 시키도록 설계된 재구성 가능한 하이브리드 ADC(Analog to Digital Converter)를 제안한다. 이 ADC 는 낮은 전력 소모와 높은 면적 효율성을 달성하기 위해 제안한다. 제안된 ADC는 10비트 (MSB) 연속 근사 레지스터 (SAR)와 2-4 비트 (LSB) 단일 경사 (SS) 구조의 조합을 사용한다.
SS 구조는 10 비트 MSB 더미 커패시터를 사용하는 더미 커패시터 양자화 방법을 포함한다. 더미 커패시터는 10bit 기준 1LSB 의 가중치를 가지는 것을 이용하여, 커패시터 하부에 전압을 스케일링해서 인가하는 방식으로 2-LSBs 를 나타내거나 4-LSBs 를 재구성할 수 있게 구성된다.
이러한 구조 때문에 일반적인 14 비트 커패시터 DAC 에 비하여, 커패시터 개수를 68% 줄였고, 12 비트 커패시트 DAC 에 비해선 37% 줄일 수 있다. 그러므로, 설계 면적과 커패시터 충전 및 방전을 하는 에너지 소모도 줄어든다.
ADC 의 재구성 가능성은 외부 신호에 의해 활성화된 5 비트 카운터의 리셋 타이밍을 통제함으로써 달성된다. 제안된 ADC 는 CMOS n-well 1-poly 8-metal 공정을 사용하여 제작되었다. 실험 측정 결과 ADC 는 454 kS/s 의 속도로 작동하며 전력 소모는 18.7 uW 으로 측정됐다.
ADC 에 의해 달성된 유효 비트 수 (ENoB)는 14 비트 척도를 기준으로 10.9 비트 또는 12 비트 척도를 기준으로 10.2 비트이다. ADC 의 종합 성능 수치 (FoM)는 14 비트 척도에 대해 21.5 fJ/step, 12 비트 척도에 대해 22.1fJ/step 으로 측정됐다.