본 논문에서는 고해상도 3-레벨 ISDM(Incremental Sigma Delta Modulator) 구현을 위한 설계 방법을 제안한다. 대표적인 고해상도 ADC인 SDM(Sigma Delta Modulator)에 비해 ISDM은 디지털 필터의 구현이 간단한 장점이 있다. 고해상도 구현을 위해 high-order multi-bit 구조인 2차 3-레벨 ISDM을 설계하였다.
Multi-bit 구조의 비선형성 문제 해결을 위해 DEM(Dynamic Element Matching) 회로를 추가로 구현하였다. 기존의 커패시터 스위칭 방식과 제안하는 레퍼런스 스위칭 방식의 DEM을 각각 구현하고, 성능을 비교하였다.
Static 성능 향상을 위해 chopping 회로를 구현하여 적분기의 offset 에러를 보정하였다. 디지털 에러 보정 역시 적용하여 offset과 전압이득 에러를 보정하였다.
제안하는 ISDM은 0.18μm CMOS 공정의 5V 고전압 소자로 구현하였다. 120 Hz의 신호 대역폭에 대해 레퍼런스 스위칭 DEM을 적용하면 104.4 dB SNR(Signal to Noise Ratio), 102.21 dB SNDR(Signal to Noise and Distortion Ratio), 16.69 bit ENOB(Effective Number of Bits)의 성능을 시뮬레이션을 통해 확인하였다. 구현한 회로는 124.8 kHz의 클럭 주파수로 동작하고, 5V 단일 공급전압에서 656μW를 소비한다.