표제지
국문초록
목차
제1장 서론 11
제1절 연구의 배경 11
1. DC-DC 변환기의 종류 12
2. 전압 모드와 전류 모드 14
3. 전력 MOSFET 17
제2절 전류 감지 회로의 기존 연구 분석 20
1. 직렬 저항 방식 21
2. 인덕터 필터 방식 22
3. Sensorless 방식 23
4. Sense-FET 방식 24
제2장 제안하는 전류 감지 회로 25
제1절 Sense-FET 방식의 전류 감지 회로 25
제2절 제안하는 전류 감지 회로 29
1. 제안하는 전류 감지 회로 29
2. 구현 및 시뮬레이션 결과 34
3. Class-AB 출력 단을 갖는 연산 증폭기 37
4. 소비 전류 비교 40
제3장 성능 감소 요인 45
제1절 제한된 대역폭 45
제2절 저항의 불일치 47
제3절 증폭기의 오프셋(offset) 49
제4장 결론 52
참고문헌 53
ABSTRACT 59
표 1.1. DC-DC 변환기의 파라미터들 14
표 2.1. Class-AB 출력 단을 갖는 연산 증폭기의 성능 40
그림 1.1. 국제 PMIC 시장 규모. 12
그림 1.2. DC-DC 변환기의 기본 구조.(a) Buck 변환기, (b) Boost 변환기, (c) Buck-Boost 변환기 13
그림 1.3. 제어 방식에 따른 Boost 변환기의 기본 구조. (a) 전압 모드, (b) 전류 모드 15
그림 1.4. MOSFET 크기 비교. (a) 일반적인 MOSFET, (b) 전력 MOSFET 18
그림 1.5. 직렬 저항 방식. 21
그림 1.6. 인덕터 필터 감지 방식. 22
그림 1.7. Sensorless 방식. 23
그림 1.8. Sense-FET 방식. 24
그림 2.1. Sense-FET 방식의 전류 감지 회로. 26
그림 2.2. MOSFET의 게이트 코너 오차. 28
그림 2.3. W/L과 M에 따른 전류 값과 오차율. 28
그림 2.4. 전력 MOSFET 면적 비교. (a) W/L=14u/0.8u, M=4970, (b) W/L=490u/0.8u, M=142 30
그림 2.5. 제안하는 전류 감지 회로. 33
그림 2.6. 제안하는 전류 감지 회로의 시뮬레이션 결과. 34
그림 2.7. 제안하는 전류 감지 회로의 레이아웃. 35
그림 2.8. 기존의 sense-FET 방식의 전류 감지 회로와 제안하는 전류 감지 회로의 스위치를 포함한 총 면적 비교. 36
그림 2.9. Class-AB 출력 단을 갖는 연산 증폭기. 37
그림 2.10. Class-AB 출력 단을 갖는 연산 증폭기의 주파수 특성. 39
그림 2.11. 소비 전류 비교. (a) 멀티 비가 클 때(4970:1), (b) 멀티 비가 작을 때(142:1) 42
그림 2.12. Rₚ₂와 mn1의 온 저항을 60배한 경우 소비 전류 비교. 44
그림 3.1. 출력 전압의 과도 응답 비교. 46
그림 3.2. 저항의 불일치가 전류 감지 오차율에 미치는 영향. 48
그림 3.3. 첫 번째 증폭기의 오프셋 전압. 50
그림 3.4. 두 번째 증폭기의 오프셋 전압. 50