많은 시스템에서 증가하는 대역폭으로 인하여 PAM4 (Pulse Amplitude Modulation 4 level) 신호 방식을 사용하여 데이터를 전송하는 송신기가 연구되고 있다. 그러나, 기존의 PAM4 신호를 전송하는 인터페이스 송신기에 대한 연구는 높은 전송속도를 달성하거나, 낮은 전력 소모를 달성하는 것에만 초점이 맞춰져 있으며, PAM4 신호의 안정적이고 효율적인 전송 방식에 대해서는 연구가 부족하다.
이에 본 논문은 PAM4 (Pulse Amplitude Modulation 4 level) 데이터를 안정적이고 효율적으로 송신하는 송신방식과 이를 적용한 송신기에 대해 다룬다. 본 논문에서 제안하는 PAM4 송신기는 직렬화기 (Serializer), 의사 난수 발생기 (Pseudo Random Bit Sequence generator), 클록 발생기 (clock generator), 1탭 피드포워드 등화기 (1-Tap Feed Forward Equalizer, FFE)를 포함한 주 드라이버(Main Driver), 최대 천이 제거 인코더 (Maximum Transition Elimination Encoder), 천이 보상 로직 및 드라이버 (Transition Compensation Logic and Driver)로 구성되어 있다. 제안하는 PAM4 송신기에 사용되는 최대 천이 제거 인코더는 입력 데이터를 확인하여 최대 천이가 발생한 경우, 이를 최대 천이가 제거된 데이터로 변환한다. 이를 통해, PAM4 송신에서 채널을 통과한 후 심볼 간 간섭(Inter symbol Interference, ISI)과 누화(Crosstalk)의 영향을 가장 크게 받는 최대 천이(Maximum transition)를 제거함으로써 출력 눈 다이어그램(Eye-diagram)의 위와 아래 눈 크기를 확장한다. 또한, 출력 눈 다이어그램에서 중간 눈 크기를 확장하기 위해 기존의 드라이버에 추가하여 천이 보상 로직과 드라이버를 제안한다. 천이 보상 로직은 중간 천이를 감지하여 천이 보상 드라이버를 구동시키며 천이 보상 드라이버에서 추가적인 전류를 출력함으로써 중간 천이 시 신호의 기울기를 증가시켜 중간 눈 크기를 확장한다. 이를 통해, PAM4 출력 눈 다이어그램의 세 눈 크기의 균형을 달성한다.
제안하는 회로는 Samsung 28nm CMOS 공정으로 설계 및 검증을 진행하였으며 1V의 공급 전압을 사용한다. 제안하는 회로는 최대 20Gb/s의 데이터 속도에서 동작한다. 최대 천이 제거 인코더를 사용하였을 때, 20Gb/s에서 출력 눈 다이어그램의 위와 아래의 눈의 높이와 너비가 약 50% 가량 증가하였다. 또한, 천이 보상 회로를 사용하여 세 눈의 높이와 너비 차이가 15% 이내로 감소하였다. 제안하는 회로는 총 50mW의 전력을 소모한다.