표제지
목차
논문개요 19
제1장 서론 21
제2장 Double-gate (DG) MOSFET와 연구 배경 25
제3장 Analytical model of DG MOSFET 31
제3-1절 Long channel device 31
3-1-1. Symmetric DG MOSFET 31
3-1-1-1. Analytical potential and current model 31
3-1-1-2. Analytical threshold voltage model 38
3-1-2. Asymmetric DG MOSFET 43
3-1-2-1. Analytical potential and current model 43
3-1-2-1-1. Linear potential 43
3-1-2-1-2. Parabolic potential 45
3-1-2-2. Analytical threshold voltage model 53
제3-2절 Short channel device 62
3-2-1. Symmetric DG MOSFET 62
3-2-2. Asymmetric DG MOSFET 69
제4장 Quantum effect of DG MOSFET 77
제4-1절 Long channel device 77
4-1-1. Symmetric DG MOSFET 77
4-1-2. Asymmetric DG MOSFET 81
4-1-3. Symmetric과 asymmetric DG MOSFET의 특성 비교 82
제4-2절 Short channel device 89
4-2-1. Symmetric DG MOSFET 89
4-2-2. Asymmetric DG MOSFET 95
제5장 Short channel DG MOSFET의 extrinsic source/drain resistance optimization 99
제5-1절 Doping gradient 103
제5-2절 Underlap optimization 106
제5-3절 Quantum effect 109
제6장 결론 113
참고 문헌 117
[Appendices] 125
Appendix A: Analytic solution of symmetric DG MOSFET 125
Appendix B: Analytic current model for symmetric DG MOSFET (method 1) 129
Appendix C: Inversion charge based current model for symmetric DG MOSFET (method 2) 131
Appendix D: Analytic threshold voltage model of long channel symmetric DG MOSFET 135
Appendix E: Analytic solution of asymmetric DG MOSFET 139
E.1. Linear potential 140
E.2. Parabolic potential 145
Appendix F: Inversion charge based current model for asymmetric DG MOSFET (method 3) 153
F.1 Case 1 : 소스와 드레인 영역이 모두 linear potential 조건을 만족하는 경우 154
F.2 Case 2 : 소스와 드레인 영역이 모두 Parabolic potential 조건을 만족하는 경우 157
F.3 Case 3 : 소스 영역은 Parabolic potential, 드레인 영역은 linear potential 조건을 만족하는 경우 158
Appendix G: Analytic threshold voltage model of long channel asymmetric DG MOSFET 159
Appendix H: Analytic threshold voltage model of short channel symmetric DG MOSFET 163
Appendix I: Analytic threshold voltage model of short channel asymmetric DG MOSFET 167
Abstract 171
감사의 글 175
표 1.1. 2003년 ITRS roadmap 21
그림 1.1. Non-classical 극미세 CMOS 소자 (a) DG MOSFET, (b) Tri-gate FET… 22
그림 2.1. DG MOSFET 개요도 25
그림 2.2. Symmetric DG MOSFET의 채널에서의 전자 농도 분포 26
그림 2.3. DG MOSFET의 Vth-Tsi 특성(이미지참조) 26
그림 2.4. Symmetric DG MOSFET의 채널 영역에서 양자 효과를 고려하거나/고려하지 않은 경우의 전자 농도 분포 28
그림 3.1. Symmetric DG MOSFET의 x축 방향 31
그림 3.2. Symmetric DG MOSFET의 실리콘 film 내에서의 analytical 모델과 2D 소자 시뮬레이터의 potential 분포 비교 32
그림 3.3. Symmetric DG MOSFET의 실리콘 film 내에서의 potential과 전자 농도 분포 비교 33
그림 3.4. Symmetric DG MOSFET의 analytical 모델과 2D 소자 시뮬레이터의 sheet density of mobile charge (Qi) 비교(이미지참조) 34
그림 3.5. Symmetric DG MOSFET의 analytical 모델 (method 1)과 2D 소자 시뮬레이터의 ID-VG 특성(이미지참조) 35
그림 3.6. Symmetric DG MOSFET의 analytical 모델 (method 1)과 2D 소자 시뮬레이터의 ID-VD 특성(이미지참조) 35
그림 3.7. Symmetric DG MOSFET의 analytical 모델 (method 2)과 2D 소자 시뮬레이터의 ID-VG 특성(이미지참조) 37
그림 3.8. Symmetric DG MOSFET의 analytical 모델 (method 2)과 2D 소자 시뮬레이터의 ID-VD 특성(이미지참조) 37
그림 3.9. Symmetric DG MOSFET의 analytical 모델과 2D 소자 시뮬레이터의 Vth-Tsi 특성 비교(이미지참조) 39
그림 3.10. Symmetric DG MOSFET의 NA 변화에 따른 Vth-Tsi 특성(이미지참조) 40
그림 3.11. Symmetric DG MOSFET의 Tox 변화에 따른 Vth-Tsi 특성(이미지참조) 41
그림 3.12. Symmetric DG MOSFET의 ±10% Tsi 변화에 따른 Vth-Tsi 특성(이미지참조) 41
그림 3.13. Symmetric DG MOSFET의 ±10% Tox 변화에 따른 Vth-Tsi 특성(이미지참조) 42
그림 3.14. Symmetric DG MOSFET의 Vth-Tsi 특성…(이미지참조) 42
그림 3.15. Asymmetric DG MOSFET의 linear and parabolic potential 모양 43
그림 3.16. Asymmetric DG MOSFET의 실리콘 film 내에서의 analytical 모델과 2D 소자 시뮬레이터의 potential 분포 비교 45
그림 3.17. Asymmetric DG MOSFET의 실리콘 film 내에서의 potential과 전자 농도 분포 48
그림 3.18. Asymmetric DG MOSFET의 analytical 모델과 2D 소자 시뮬레이터의 sheet density of mobile charge (Qi) 비교(이미지참조) 48
그림 3.19. Asymmetric DG MOSFET의 x0-VG 그래프(이미지참조) 49
그림 3.20. Asymmetric DG MOSFET의 potential 모양에 따른 개요도 50
그림 3.21. Asymmetric DG MOSFET의 analytical 모델 (method 3)과 2D 소자 시뮬레이터의 ID-VG 특성 비교(이미지참조) 51
그림 3.22. Asymmetric DG MOSFET의 analytical 모델 (method 3)과 2D 소자 시뮬레이터의 ID-VD 특성 비교(이미지참조) 52
그림 3.23. Asymmetric DG MOSFET의 x축과 potential 분포 개요도 54
그림 3.24. Symmetric, asymmetric DG MOSFET의 실리콘 film 내에서의 potential 분포 55
그림 3.25. Asymmetric DG MOSFET의 analytical 모델과 2D 소자 시뮬레이터의 Vth-Tsi 특성 비교(이미지참조) 56
그림 3.26. Asymmetric DG MOSFET 소자의 Tsi 변화에 따른 실리콘 film 내에서의 potential 분포(이미지참조) 57
그림 3.27. Asymmetric DG MOSFET의 NA 변화에 따른 Vth-Tsi 특성(이미지참조) 58
그림 3.28. Asymmetric DG MOSFET의 Tox 변화에 따른 Vth-Tsi 특성(이미지참조) 58
그림 3.29. Asymmetric DG MOSFET의 ±10% Tsi 변화에 따른 Vth-Tsi 특성(이미지참조) 59
그림 3.30. Asymmetric DG MOSFET의 ±10% Tox 변화에 따른 Vth-Tsi 특성(이미지참조) 59
그림 3.31. Asymmetric DG MOSFET의 Vth-Tsi 특성…(이미지참조) 60
그림 3.32. Asymmetric DG MOSFET의 Tsi 변화에 따른 실리콘 film 내에서의 potential 분포(이미지참조) 60
그림 3.33. Symmetric DG MOSFET의 2D 방향 개요도 62
그림 3.34. Symmetric DG MOSFET의 analytical 모델과 2D 소자 시뮬레이터의 Vth-LG 특성 비교(이미지참조) 64
그림 3.35. Symmetric DG MOSFET의 Tsi 변화에 따른 analytical 모델과 2D 소자 시뮬레이터 Vth-LG 특성 비교(이미지참조) 65
그림 3.36. Symmetric DG MOSFET의 NA 변화에 따른 analytical 모델과 2D 소자 시뮬레이터 Vth-LG 특성 비교(이미지참조) 66
그림 3.37. Symmetric DG MOSFET의 Tox 변화에 따른 analytical 모델과 2D 소자 시뮬레이터 Vth-LG 그래프 비교(이미지참조) 66
그림 3.38. Symmetric DG MOSFET의 ±10% Tsi 변화에 따른 Vth-LG 특성(이미지참조) 67
그림 3.39. Symmetric DG MOSFET의 ±10% Tox 변화에 따른 Vth-LG 특성(이미지참조) 68
그림 3.40. Symmetric DG MOSFET의 Tsi 변화에 따른 Vth-LG 특성 (NA=1×1018 cm3)(이미지참조) 68
그림 3.41. Asymmetric DG MOSFET의 2D 방향 개요도 69
그림 3.42. Asymmetric DG MOSFET의 Tsi 변화에 따른 analytical 모델과 2D 소자 시뮬레이터의 Vth-LG 특성 비교(이미지참조) 71
그림 3.43. Asymmetric DG MOSFET의 NA 변화에 따른 analytical 모델과 2D 소자 시뮬레이터 Vth-LG 특성 비교(이미지참조) 72
그림 3.44. Asymmetric DG MOSFET의 Tox 변화에 따른 analytical 모델과 2D 소자 시뮬레이터의 Vth-LG 특성 비교(이미지참조) 73
그림 3.45. Asymmetric DG MOSFET의 ±10% Tsi 변화에 따른 Vth-LG 특성(이미지참조) 74
그림 3.46. Asymmetric DG MOSFET의 ±10% Tox 변화에 따른 Vth-LG 특성(이미지참조) 74
그림 3.47. Asymmetric DG MOSFET의 Tsi 변화에 따른 Vth-LG 특성 (NA=1×1018 cm3)(이미지참조) 75
그림 4.1. 시뮬레이션 영역 개요도 77
그림 4.2. 채널 영역에 양자 효과를 고려하지 않는 경우, Tsi 변화에 따른 ID-VG 그래프(이미지참조) 78
그림 4.3. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 ID-VG 그래프(이미지참조) 79
그림 4.4. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 (a) Vth, (b) △Vth(이미지참조) 79
그림 4.5. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, 실리콘 Film 내에서의 전자 농도 분포 80
그림 4.6. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 ID-VG 그래프(이미지참조) 81
그림 4.7. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 (a) Vth, (b) △Vth(이미지참조) 83
그림 4.8. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, 전자 농도 분포 (a) Symmetric, (b) asymmetric DG MOSFET 84
그림 4.9. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi=3nm에서 ±10% 변화에 의한 ID-VG 그래프(이미지참조) 85
그림 4.10. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi=3nm에서 ±10% 변화에 의한 전자 농도 분포(이미지참조) 85
그림 4.11. Symmetric DG MOSFET의 채널 영역에 양자 효과를 고려한 경우, Tsi의 ±10% 변화에 의한 Vth fluctuation(이미지참조) 86
그림 4.12. Symmetric DG MOSFET의 채널 영역에 양자 효과를 고려한 경우, Tsi 변화에 따른 energy-band diagram(이미지참조) 87
그림 4.13. Asymmetric DG MOSFET의 채널 영역에 양자 효과를 고려한 경우, Tsi의 ±10% 변화에 의한 Vth fluctuation(이미지참조) 88
그림 4.14. Asymmetric DG MOSFET의 채널 영역에 양자 효과를 고려한 경우, Tsi 변화에 따른 energy-band diagram(이미지참조) 88
그림 4.15. 시뮬레이션 영역 개요도 89
그림 4.16. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 (a) ID-VG, (b) △Vth(이미지참조) 90
그림 4.17. Long/short channel symmetric DG MOSFET의 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 △Vth 그래프(이미지참조) 91
그림 4.18. 채널 영역에 양자 효과를 (a) 고려하거나 (b) 고려하지 않은 경우, Electron contour (Leff=40 nm, Tsi=5 nm, VG=-0.15V)(이미지참조) 92
그림 4.19. 채널 영역에 양자 효과를 고려한 경우 Electron contour (Leff=40 nm)…(이미지참조) 93
그림 4.20. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 DIBL(이미지참조) 94
그림 4.21. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 SS (VD=1V)(이미지참조) 94
그림 4.22. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 (a) ID-VG, (b) △Vth 그래프(이미지참조) 96
그림 4.23. 채널 영역에 양자 효과를 고려한 경우, Electron contour (Leff=40 nm)…(이미지참조) 97
그림 4.24. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 DIBL(이미지참조) 97
그림 4.25. 채널 영역에 양자 효과를 고려하거나/고려하지 않은 경우, Tsi 변화에 따른 SS(이미지참조) 98
그림 5.1. 시뮬레이션 DG MOSFET 구조 개요도 99
그림 5.2. 소스/드레인 Extension 영역의 lateral doping profile 100
그림 5.3. LDG 변화에 따른 Ion-Ioff 특성 (UL=5 nm)(이미지참조) 101
그림 5.4. UL 변화에 따른 Ion-Ioff 특성 (LDG=0.5 nm)(이미지참조) 101
그림 5.5. UL 변화에 따른 Ion-Ioff 특성 (LDG=4nm)(이미지참조) 102
그림 5.6. 소스/드레인 Extension 영역의 lateral doping profile 103
그림 5.7. ID-VG 그래프 (UL=2nm, LDG=0.5, 4 nm)(이미지참조) 104
그림 5.8. ID-VG 그래프 (UL=2nm, LDG=0.5, 4nm, Ioff=1nA/㎛ 고정)(이미지참조) 104
그림 5.9. 채널/산화막 경계의 도우핑과 전자 농도 105
그림 5.10. LDG=0.5, 2 nm에서 Ion-Ioff 특성 (UL=5nm)(이미지참조) 105
그림 5.11. LDG 변화에 따른 UL-Ion 그래프(이미지참조) 107
그림 5.12. Tsi 변화에 따른 UL-Ion 그래프(이미지참조) 107
그림 5.13. LG 변화에 따른 UL-Ion 그래프(이미지참조) 108
그림 5.14. ±10% Tsi 변화에 따른 UL-Ion 그래프(이미지참조) 108
그림 5.15. 채널 영역에 양자 고려하거나/고려하지 않은 경우의 ID-VG 그래프(이미지참조) 109
그림 5.16. 채널 영역에 양자 효과를 고려한 경우, LDG 변화에 따른 UL-Ion 그래프(이미지참조) 110
그림 5.17. 채널 영역에 양자 효과를 고려한 경우, Tsi 변화에 따른 UL-Ion 그래프(이미지참조) 110
그림 5.18. 채널 영역에 양자 효과를 고려한 경우, LG 변화에 따른 UL-Ion 그래프(이미지참조) 111
그림 5.19. 채널 영역에 양자 효과를 고려한 경우, ±10% Tsi 변화에 따른 UL-Ion 그래프(이미지참조) 111
그림 A-1. Symmetric DG MOSFET의 x축 방향 125
그림 B-1. Symmetric DG MOSFET의 2D 방향 개요도 129
그림 C-1. Symmetric DG MOSFET의 개요도와 energy band diagram 131
그림 D-1. Symmetric DG MOSFET의 x축 방향 135
그림 E-1. Asymmetric DG MOSFET의 실리콘 film 내에서의 potential 분포 139
그림 E-2. Asymmetric DG MOSFET의 x축 방향과 linear potential 모양 140
그림 E-3. Asymmetric DG MOSFET의 x축 방향과 parabolic potential 모양 145
그림 F-1. Asymmetric DG MOSFET의 개요도와 energy band diagram 153
그림 F-2. Asymmetric DG MOSFET의 potential 모양에 따른 개요도 154
그림 G-1. Asymmetric DG MOSFET의 x축과 potential 분포 개요도 159
그림 G-2. Symmetric, asymmetric DG MOSFET의 실리콘 film 내에서의 potential 분포 161
그림 H-1. Symmetric DG MOSFET의 2D 방향 개요도 163
그림 I-1. Asymmetric DG MOSFET의 2D 방향 개요도 167