생몰정보
소속
직위
직업
활동분야
주기
서지
국회도서관 서비스 이용에 대한 안내를 해드립니다.
검색결과 (전체 1건)
원문 있는 자료 (1) 열기
원문 아이콘이 없는 경우 국회도서관 방문 시 책자로 이용 가능
목차보기더보기
표제지
요약
목차
약어목록 10
제1장 서론 (Introduction) 11
1.1. 연구의 필요성 11
1.2. 논문의 구성 13
제2장 Brox의 광학흐름추정 알고리즘 14
2.1. 기본 전제 14
2.2. 에너지 범함수 15
2.3. Euler-Lagrange 방정식 16
2.4. 비선형성 소거 17
2.5. Pyramid algorithm 20
2.6. 이미지 크기 변환 인수 결정 21
2.7. 성능 평가 23
제3장 하드웨어 구조 설계 26
3.1. Top Block 구조 및 Function Description 26
3.2. Convolutional Unit 28
3.3. Resolution Process Unit 32
3.3.1. Resolution Process Unit의 Function Description 32
3.3.2. E_Data Calculation Block 34
3.3.3. E_Smooth Calculation Block 36
3.3.4. A_Calculation Block 39
3.3.5. b_Calculation Block 41
3.3.6. Cholesky Factorization Block 44
3.3.7. Warping Block 48
제4장 FPGA 기반 구현 및 검증 49
4.1. 복잡도 분석 49
4.2. 차량 환경에 대한 성능 분석 및 결과 54
4.3. 하드웨어 검증 시뮬레이션 결과 57
4.4. SoC Platform 기반 통합 검증 환경을 이용한 실시간 IP 검증 59
4.4.1. 검증 환경 및 단계 59
4.4.2. 하드웨어 검증 결과 61
제5장 결론 62
참고문헌 63
SUMMARY 65
[표 2-1] 이미지 크기 변환 인수 R에 따른 Cholesky factorization block의 타이밍... 22
[표 3-1] Shared architecture 적용에 따른 하드웨어 리소스 변화 38
[표 3-2] Cholesky Factorization Block의 Q-format에 대한 고정소수점 및 부동소수점의... 47
[표 4-1] Xilinx FPGA (xc7v2000tflg1925-2) 기반 구현 결과 49
[표 4-2] 본 연구 및 Horn-Schunck 알고리즘 구현 사례 비교 49
[그림 2-1] 이미지 크기 변환 인수에 따른 Cholesky... 22
[그림 2-2] 제안된 알고리즘의 MOD 성능 (1) 23
[그림 2-3] 제안된 알고리즘의 MOD 성능 (2) 24
[그림 2-4] 제안된 알고리즘의 MOD 성능 (3) 24
[그림 2-5] 제안된 알고리즘의 MOD 성능 (4) 25
[그림 3-1] 제안된 광학흐름추정기의 블록도 27
[그림 3-2] 제안된 광학흐름추정기의 상태도 27
[그림 3-3] 제안된 광학흐름추정기의 타이밍도 27
[그림 3-4] Smoothing Block의 블록도 28
[그림 3-5] Smoothing Calculator의 블록도 28
[그림 3-6] Resizing Block의 블록도 29
[그림 3-7] Gradient Calculating Block의 블록도 30
[그림 3-8] Gradient Calculating Data Path의 블록도 30
[그림 3-9] Gradient Calculator의 블록도 31
[그림 3-10] Resolution Process Unit의 상태도 32
[그림 3-11] Resolution Process Unit의 블록도 33
[그림 3-12] E_Data Calculation Block의 블록도 34
[그림 3-13] E_Data Calculation Block의 타이밍도 35
[그림 3-14] E_Smooth Calculation Block의 블록도 36
[그림 3-15] E_Smooth Calculation Block의 타이밍도 37
[그림 3-16] A_Calculation Block의 블록도 39
[그림 3-17] A_Calculation Block의 타이밍 다이어그램 40
[그림 3-18] b_Calculation Block의 블록도 (1) 41
[그림 3-19] b_Calculation Block의 블록도 (2) 42
[그림 3-20] b_Calculation Block의 타이밍 다이어그램 43
[그림 3-21] L_Calculation Block의 블록도 45
[그림 3-22] Sigma_Term Block의 블록도 45
[그림 3-23] Cholesky Factorization Block의 타이밍... 46
[그림 3-24] Warping Top Block의 블록도 48
[그림 4-1] FPGA Device Implementation 결과 50
[그림 4-2] 제안된 광학흐름추정기의 Schematic View 51
[그림 4-3] Resolution Process Unit의... 52
[그림 4-4] Cholesky Factorization Block의 Schematic... 53
[그림 4-5] 알고리즘 및 하드웨어 구현 MOD 성능 (1) 54
[그림 4-6] 알고리즘 및 하드웨어 구현 MOD 성능 (2) 55
[그림 4-7] 알고리즘 및 하드웨어 구현 MOD 성능 (3) 55
[그림 4-8] 알고리즘 및 하드웨어 구현 MOD 성능 (4) 56
[그림 4-9] 고정소수점 시뮬레이터와 RTL 시뮬레이터의 결과 비교 57
[그림 4-10] 제안된 이동객체검출기의... 58
[그림 4-11] IP 검증용 SoC 플랫폼 60
[그림 4-12] SoC 플랫폼을 이용한 IP 검증 환경 60
[그림 4-13] Board verification 환경 61
원문구축 및 2018년 이후 자료는 524호에서 직접 열람하십시요.
도서위치안내: / 서가번호:
우편복사 목록담기를 완료하였습니다.
* 표시는 필수사항 입니다.
* 주의: 국회도서관 이용자 모두에게 공유서재로 서비스 됩니다.
저장 되었습니다.
로그인을 하시려면 아이디와 비밀번호를 입력해주세요. 모바일 간편 열람증으로 입실한 경우 회원가입을 해야합니다.
공용 PC이므로 한번 더 로그인 해 주시기 바랍니다.
아이디 또는 비밀번호를 확인해주세요
