[표지] 1
제출문 2
요약문 3
SUMMARY(영문요약문) 5
CONTENTS 7
목차 18
제1장 서론 29
제1절 연구개발의 목적 29
제2절 연구개발의 필요성 30
제3절 연구개발의 범위 33
제2장 국내·외 기술개발 현황 35
제1절 국내 기술 동향 및 수준 35
제2절 국외 기술 동향 및 수준 36
제3절 국내·외 시장 현황 37
1. 국내·외 시장 규모 및 수출·입 현황 37
제4절 국내·외 경쟁기관 현황 39
1. 본 기술/제품과 직접적 경쟁관계에 있는 국내·외 기관·기업 현황 39
제5절 국내·외 지식재산권 현황 40
1. 관련 기술/제품의 국내 지식재산권(특허 등) 현황 40
2. 관련 기술/제품의 국외 지식재산권(특허 등) 현황 40
제3장 연구개발수행 내용 및 결과 42
제1절 검출소자배열 설계 및 제작 42
1. 검출소자배열 관련 검출기 제원/성능 항목 42
2. InGaAs 기반 검출소자배열 설계 및 제작 42
3. T2SL 기반 검출소자배열 설계 및 제작 54
4. 검출소자배열 설계 및 제작 요약 70
제2절 신호취득회로 설계 및 제작 71
1. 신호취득회로 설계 71
2. 신호취득회로 제작 81
3. 신호취득회로 제작 결과 85
제3절 하이브리드 칩 설계 및 제작 86
1. 하이브리드 칩 설계 86
2. 하이브리드 칩 제작 92
3. 하이브리드 칩 제작 결과 93
4. 하이브리드 칩 설계 및 제작 요약 94
제4절 진공패키지 설계 및 제작 96
1. 진공패키지 설계 96
2. 진공패키지 제작 103
제5절 냉각기 인터페이스 설계 및 제작 107
1. 냉각기 적용 방안 107
2. 진공패키지 냉각 성능 예측 107
3. TEC(Thermo Electric cooler) 적용 검출기 제작 방안 검토 108
4. 소형 스털링 냉각기 적용 검출기 제작 방안 검토 110
5. 냉각기 인터페이스 제작 111
제6절 검출기 통합 설계 및 제작 113
1. 검출기 통합 설계 및 제작 113
제7절 성능시험장비 설계 및 제작 115
1. 성능시험장비 설계 115
2. 성능시험장비 제작 123
제8절 연구 결과 연구개발 성과 130
1. 실적 평가 방법 130
2. 검출기 제원 및 성능, 신호취득회로 제원 및 기능 성능시험 평가항목 및 방법 131
제9절 연구개발 최종 결과 158
제4장 연구개발목표 달성도 및 대외기여도 159
제1절 연구개발목표 개요 159
제2절 연차별 연구 목표 160
제3절 연구개발목표 달성도 162
1. 연차별 목표 및 연구개발목표 달성도 162
제4절 관련분야 기여도 166
1. 기술적 측면 166
2. 경제적·산업적 측면 166
3. 군사적 측면 166
제5장 연구개발결과의 활용계획 168
제1절 적용 체계 168
1. 민수 분야 168
2. 군수 분야 168
제2절 사업화 추진방안 169
1. 사업화 전략 169
2. 실용화 추진 방안 170
제3절 향후 추가 기술 개발 계획 172
제4절 연구개발과제 세부 성과 173
1. 연구개발과제 성과 목표 173
2. 최종산출물 173
제5절 연구 수행에 따른 문제점 176
제6장 결론 177
별첨 178
별첨 1. 성능시험 성적서 178
별첨 2. 특허 출원서 193
별첨 3. SCI 논문 197
별첨 4. 국외 학술대회 198
별첨 5. 국내 학술대회 199
[뒷표지] 203
표 1. 연구 개발 개요 요약 29
표 2. 분야별 세부 연구범위 33
표 3. 국내업체 개발 35
표 4. 세계 시장 및 한국 시장 규모 예측 37
표 5. 세계 군수 시장의 적외선 검출기 소재별 FPA 예상 수치 38
표 6. 국내 지식재산권 현황 40
표 7. 국외 지식재산권 현황 41
표 8. 검출소자배열 관련 검출기 제원/성능 항목 구현 방안 42
표 9. 검출소자배열 설계사양 48
표 10. 시뮬레이션 모델 보정 결과 61
표 11. 시뮬레이션 모델 2차 보정시 사용한 구조 및 파라미터 64
표 12. 검출소자배열 설계사양 64
표 13. 검출소자배열 설계/제작 결과 요약 70
표 14. 입력 회로 비교 73
표 15. 회로별 잡음 분석(High Gain) 75
표 16. 신호취득회로 제작 결과 요약 85
표 17. 하이브리드 칩 공정 관련 검출기 제원/성능 항목 구현 방안 86
표 18. 하이브리드 칩 설계/제작 결과 요약 95
표 19. 진공패키지 설계 사양 97
표 20. 윈도우 하우징 조립체 설계 사양 97
표 21. 콜드쉴드 조립체 설계 사양 98
표 22. 하이브리드 칩 조립체 설계 사양 100
표 23. 피드쓰루 조립체 설계 사양 101
표 24. 경통 조립체 설계 사양 103
표 25. 296K에서 200K로 냉각될 때의 열 질량 예측 108
표 26. 296K에서 200K로 냉각될 때의 열 질량 예측 108
표 27. 방열 관련 설계 사양 109
표 28. 가 설계된 검출기를 이용한 TEC 예상 소모전력 시뮬레이션 결과 109
표 29. 진공패키지 heat loadt 예측값 110
표 30. 검출기 통합 주요 공정 및 요구 조건 113
표 31. 검출기 전자회로보드의 주요 부품 구성 117
표 32. 성능시험 평가 시험항목수 130
표 33. 제원 및 성능 시험 평가 방법 131
표 34. 제원 및 성능 평가 장비 목록 132
표 35. 다이오드 바이어스(vDET, vCTREF) 출력전압 측정 결과 154
표 36. Column/Row address에 따른 해상도 156
표 37. 성능시험 결과 요약 157
표 38. 성능시험 결과 요약 158
표 39. 연구개발 세부 목표 160
표 40. 연차별 응용연구 일정표(TRR 연기 반영) 161
표 41. 1차년도 연구개발 내용 및 달성도 162
표 42. 2차년도 연구개발 내용 및 달성도 164
표 43. 3차년도 연구개발 내용 및 달성도 165
표 44. 연차별 지식재산권 성과 목표 173
표 45. 연차별 지식재산권 성과 173
표 46. 특허출원서 요약표 174
표 47. 연구개발 결론 177
그림 1. 시제품 개념도 30
그림 2. SAL 방식 대전차유도무기 운용개념 30
그림 3. night glow와 검출파장대역 31
그림 4. Night glow 및 300K blackbody의 Radiance 31
그림 5. 야간 영상 비교 32
그림 6. eSWIR와 MWIR 영상 비교 32
그림 7. 개발대상품 요약도 33
그림 8. 기술개발 범위 식별 34
그림 9. AIM사 10㎛ 피치 VGA급 eSWIR 검출기 36
그림 10. Xenics사 30㎛ 피치 QVGA급 eSWIR 검출기 36
그림 11. InGaAs 카메라 민수시장 추이 38
그림 12. InGaAs 마켓쉐어 39
그림 13. InGaAs FPA/카메라 상업용 어플리케이션 39
그림 14. eSWIR 마켓쉐어 39
그림 15. D*와 암전류밀도의 관계식 42
그림 16. 암전류의 구성 성분 관계식(1) 43
그림 17. 암전류의 구성 성분 관계식(2) 43
그림 18. pn 다이오드 형상 및 암전류 성분 43
그림 19. InGaAs, InP, InAsP의 lattice constant 44
그림 20. 밴드갭 에너지와 차단파장 관계식 44
그림 21. InₓGa₁₋ₓAs의 In 조성비(x)에 따른 밴드갭 에너지 수식 44
그림 22. In 조성비에 따른 InₓGa₁₋ₓAs 차단파장 45
그림 23. eSWIR용 InGaAs 에피기판 구조 46
그림 24. InGaAs 표면분석결과 46
그림 25. XRD 분석결과 47
그림 26. PL 분석결과 47
그림 27. 단위소자 및 검출소자배열 layout 48
그림 28. 검출소자배열 공정 흐름도 49
그림 29. 검출소자배열 공정도(Planar type : InGaAs) 49
그림 30. Zn SOG를 이용한 확산 방법 50
그림 31. 픽셀형성 후 형상(SOG coating) 50
그림 32. 확산 공정 후 에피기판 단면 분석 @ SEM 51
그림 33. 확산시간에 따른 확산깊이 @ 500℃, InP, InAsP 51
그림 34. 표면처리 / 표면보호막 공정 후 형상 52
그림 35. 접촉금속 공정 후 형상 52
그림 36. 검출소자배열 형상 53
그림 37. InGaAs 구조에 따른 동작온도별 차단파장 측정결과 및 In 조성비에 따른 표면상태 비교 53
그림 38. 동작온도 200K에서의 In₀.₇₃Ga₀.₂₇As 검출소자의 파장별 양자효율 측정결과 54
그림 39. 동작온도 200K에서의 In₀.₇₃Ga₀.₂₇As 검출소자의 암전류 측정결과 54
그림 40. 장벽층이 적용된 구조의 band diagram 및 도식도 55
그림 41. D*와 암전류밀도의 관계식 55
그림 42. 흡수층 구조에 따른 밴드갭 에너지 시뮬레이션 결과 56
그림 43. T2SL 에피기판 구조 56
그림 44. 흡수층 8/1/5/1 MLs 구조의 TEM 분석결과 57
그림 45. 흡수층 9/1/5/1 MLs 구조의 TEM 분석결과 57
그림 46. 흡수층 10/1/4/1 MLs 구조의 TEM 분석결과 57
그림 47. 흡수층 구조에 따른 PL 분석결과 58
그림 48. TEM 이미지 필터링을 통한 원소 좌표 도출 및 layer 구분 58
그림 49. TEM 이미지 프로세싱 59
그림 50. 흡수층 InAs/GaSb/AlSb/GaSb (8/1/5/1 MLs) 분석결과 59
그림 51. TEM 이미지 분석결과 60
그림 52. GaAs layer가 없는 모델의 밴드 구조 60
그림 53. GaAs layer가 있는 모델의 밴드 구조 61
그림 54. T2SL model 수정 후 실험값과 예측값 비교 62
그림 55. 기존 TEM 이미지 필터링을 통한 원소 좌표 도출 및 layer 구분 방법의 및 해결안 62
그림 56. 두 가지 시나리오의 보정 밴드 구조 결과 63
그림 57. T2SL model 2차 수정 후 실험값과 예측값 비교 63
그림 58. 단위소자 및 검출소자배열 layout 64
그림 59. 검출소자배열 공정 흐름도 65
그림 60. 검출소자배열 세부공정 65
그림 61. 식각 공정 후 형상 66
그림 62. T2SL 구조 및 식각 형상도 66
그림 63. OES를 이용한 Indium 모니터링 결과 66
그림 64. OES를 이용한 식각 공정 후 식각깊이 측정결과 @ Surface profile 67
그림 65. 검출소자배열 공정 최적화 67
그림 66. 표면처리 / 표면보호막 공정 후 형상 68
그림 67. 접촉금속 형성 후 형상 68
그림 68. 검출소자배열 형상 69
그림 69. 동작온도 150K에서의 흡수층 구조에 따른 검출소자의 양자효율 측정결과 69
그림 70. 동작온도 150K에서의 흡수층 구조에 따른 검출소자의 암전류 측정결과 70
그림 71. 설계된 신호취득회로의 Chip Architecture 및 Layout 71
그림 72. 아날로그 Signal Path 72
그림 73. Built-in test 회로 설계 72
그림 74. 단위 셀 회로도 및 시뮬레이션 결과 74
그림 75. 픽셀 피치 감소에 따른 단위 셀 Layout 75
그림 76. 아날로그 Signal Chain 잡음 구성 75
그림 77. Internal Signal Path 구조 76
그림 78. 픽셀 출력 속도 76
그림 79. 전하적분 용량 77
그림 80. CMOS 캐패시터 구분 78
그림 81. NMOS Varactor Capacitor data sheet 78
그림 82. 3가지 Gain Mode 구현 78
그림 83. 전하적분용량 선택에 따른 출력 변화 79
그림 84. 전하적분시간 조절 개념도 79
그림 85. On-Chip Level Generator 신호 흐름도 80
그림 86. Windowing 기능 및 회로 구성도 80
그림 87. 신호취득회로 제작 결과 81
그림 88. 신호취득회로 제작 결과 81
그림 89. 측정/분석 소프트웨어를 이용한 신호취득회로 잡음 측정 조건 및 측정 결과 82
그림 90. 오실로스코프를 이용한 화면발생률 측정 결과 82
그림 91. Full well capacity 분석을 위한 Dynamic Range 확인 83
그림 92. 적분시간 변경에 따른 프레임 싱크 Low 구간 변화 및 출력전압 변화 83
그림 93. 다이오드 바이어스 조절 개념 84
그림 94. vDET와 vCTREF 전압 설정 변화에 따른 출력 변화 84
그림 95. 윈도우 조절에 따른 측정/분석 소프트웨어 출력 결과 85
그림 96. 하이브리드 칩 제작 공정 순서도 86
그림 97. 화소크기(피치) 10㎛ 범프 구조 87
그림 98. 플립칩 본딩 및 underfill이 가능한 하이브리드 칩 구조 87
그림 99. 인듐 범프 layout 87
그림 100. 인듐 범프 제작 공정 순서도 88
그림 101. 인듐 범프 형상 88
그림 102. 하이브리드 칩 제작 공정 순서도 89
그림 103. 본딩 force 설정 조건 89
그림 104. Glass와 신호취득회로의 플립칩 본딩 및 underfill 결과 90
그림 105. 플립칩 본딩 후 형상 90
그림 106. 후면연마 91
그림 107. 후면식각 91
그림 108. 무반사막 92
그림 109. 인듐 범프 제작 결과 92
그림 110. 후처리 공정 흐름도 93
그림 111. InGaAs 하이브리드 칩 동작률 측정결과 @ dead map 94
그림 112. T2SL 하이브리드 칩 성능 측정결과 94
그림 113. 진공패키지 구성 96
그림 114. 윈도우 하우징 조립체 구성 98
그림 115. 적외선 윈도우 설계도 98
그림 116. 콜드쉴드 설계 과정 99
그림 117. F number 계산 99
그림 118. 콜드필터 설계도 100
그림 119. 하이브리드 칩 조립체 100
그림 120. 하이브리드 칩 와이어 본딩 맵 101
그림 121. 피드쓰루 조립체의 구성 102
그림 122. 피드쓰루 유닛 설계도 102
그림 123. 경통 조립체의 구성 103
그림 124. 내부경통 설계도 103
그림 125. 최종 제작된 적외선 윈도우의 투과도 특성 104
그림 126. 제작 완료된 윈도우 하우징 및 적외선 윈도우 104
그림 127. 제작된 콜드필터의 투과도 특성 105
그림 128. 제작 완료된 콜드쉴드 및 콜드필터 105
그림 129. 제작 완료된 세라믹기판 105
그림 130. 조립된 하이브리드 칩 조립체 105
그림 131. 제작 완료된 피드쓰루 유닛 및 게터 106
그림 132. 제작 완료된 내/외부경통 조립체 및 원형 플랜지 106
그림 133. FS社 Linear 냉각기 사양 및 형상(모델명 : L413K) 107
그림 134. thermal mass 수식 107
그림 135. TEC 냉각기 적용 검출기 구성 109
그림 136. 소형 스털링 냉각기(Ricor社, K562S) 사양 및 형상 110
그림 137. K562S cooling power 사양 111
그림 138. 진공패키지 및 Linear 냉각기 111
그림 139. 냉각기 integration 작업 112
그림 140. 제작 완료된 검출기 112
그림 141. 검출기 냉각성능 테스트 112
그림 142. 검출기 통합 제작 공정 순서도 113
그림 143. 검출기 제작 주요 공정 114
그림 144. 성능시험장비 구성도 115
그림 145. 성능시험장비 블록도 116
그림 146. 검출기 성능시험장비 전자회로보드 구조 도식도 116
그림 147. 검출기 인터페이스 보드 117
그림 148. Main Board(1/4) 118
그림 149. Main board(2/4) 118
그림 150. Main board(3/4) 119
그림 151. Main Board(4/4) 119
그림 152. ROIC/HC 측정시스템 전자회로보드 설계 Layout 120
그림 153. 검출기 성능시험장비 전자회로보드 PCB Layout 120
그림 154. 측정시스템 설계 형상 및 구성 121
그림 155. 검출기 측정시스템 설계 형상 및 구성 121
그림 156. 측정/분석 소프트웨어 구성 및 기능 122
그림 157. Noise 측정 수식 122
그림 158. Noise 측정 Source Code 122
그림 159. Response 측정 수식 123
그림 160. 동작율 산출 수식 123
그림 161. ROIC/HC 측정시스템 전자회로보드 제작 결과 123
그림 162. 검출기 측정시스템 전자회로보드 제작 결과 124
그림 163. 측정시스템 제작 결과 잡음 비교 124
그림 164. ROIC/HC 성능시험장비 제작 결과 125
그림 165. 신호취득회로 성능시험장비 제작 결과 및 성능시험 환경 구성 125
그림 166. 하이브리드 칩 성능시험장비 제작 결과 및 성능시험 환경 구성 126
그림 167. 검출기 성능시험장비 제작 결과 127
그림 168. 측정/분석 소프트웨어 파라미터 제어 기능 128
그림 169. 측정/분석 소프트웨어 성능 분석 기능 129
그림 170. 내부 형광등On/Off에 따른 eSWIR 하이브리드 칩 영상 전시 이미지 129
그림 171. 성능시험 평가 요약 130
그림 172. 검출파장대역 성능시험 구성도 133
그림 173. SWIR대역 스펙트럼 측정 장비 134
그림 174. eSWIR 대역 스펙트럼 응답 장비 체결 134
그림 175. 적외선 윈도우 업체 성적서 134
그림 176. 콜드필터 업체 성적서 134
그림 177. 적외선 윈도우 inspection 성적서 135
그림 178. 콜드필터 inspection 성적서 135
그림 179. 검출기#1 검출파장대역 135
그림 180. 검출기#2 검출파장대역 135
그림 181. 배열수 성능시험 구성도 136
그림 182. 측정/분석 소프트웨어 - 배열 수 확인 137
그림 183. 측정/분석 소프트웨어 - 배열수 확인 137
그림 184. 공구현미경 138
그림 185. 10×10 배열 측정 결과 139
그림 186. 잡음 계산 수식 140
그림 187. 측정/분석 소프트웨어로 측정된 잡음 및 electron 환산 잡음 141
그림 188. Peak Detectivity 성능시험 구성도 143
그림 189. Detectivity 계산 수식 143
그림 190. 광원 및 파장 분할장비(SIT)를 이용한 파장별 Detectivity 측정결과 144
그림 191. 광원 및 파장 분할장비(SIT)를 이용한 파장별 Detectivity 측정결과 145
그림 192. 동작률 성능시험 구성도 146
그림 193. SOL Control 소프트웨어 파장 및 광출력 조절 147
그림 194. 측정/분석 소프트웨어 - 동작률 147
그림 195. 검출기 #1의 Response map과 Dead map 148
그림 196. 검출기 #2의 Response map과 Dead map 148
그림 197. 오실로스코프를 이용한 화면 발생률 출력 파형 측정 150
그림 198. Full well capacity 계산 수식 151
그림 199. Full well capacity 분석을 위한 Dynamic Range 확인 152
그림 200. 적분시간 변경에 따른 프레임 싱크 Low 구간 변화 및 출력전압 변화 153
그림 201. 다이오드 바이어스(vDET, vCTREF) 출력전압 154
그림 202. 윈도우 조절에 따른 측정/분석 소프트웨어 출력 화면 155
그림 203. eSWIR 세계 시장 규모 169
그림 204. eSWIR Market Shares 170
그림 205. i3system사의 SXGA급 10㎛ 피치 표준 SWIR 카메라 171
그림 206. 개발된 시제품을 활용한 영상 이미지 획득 171
그림 207. 출원 특허 도면(T2SL 기반의 반도체 소자) 174
그림 208. 출원 특허 도면(T2SL 기반의 하이브리드 칩) 175