파워 반도체 소자는 저내압 소용량에서 출발해 현재까지 고내압, 대전류, 고속 고주파 그리고 고기능화 특성으로 발전 되어왔다. 특히, 파워 MOSFET, IGBT 등 고속 MOS계 소자들과 그들의 IPM(Intelligent Power Module)이 개발됨으로써 그 응용 분야가 크게 확대 되었다. 파워 반도체 분야는 자동차, 전철 등의 교통수단에서부터 사무기기, 가전제품, 휴대기기 등 전력 조정 및 출력 제어가 필요한 거의 모든 전자제품에 사용되는 중요한 반도체 소자이다. 이렇듯 IGBT와 MOSFET계열의 파워 소자의 응용 범위가 넓어지는데 최근에는 빠르게 고용량화가 되어가고있다. 이렇게 다양한 응용분야에서 사용되는 파워 반도체 소자의 중요한 변수로는 항복 전압 특성이 있다. 일반적으로 드리프트 영역의 농도를 낮추게 되면 전압은 증가하지만 온저항과 같은 기타 특성들이 감소하는 트레이드오프 관계를 유지함으로 설계 시 항복전압을 높임과 동시에 온 저항은 최소로 하는 최적화 설계를 해야 한다. 그러나 대부분의 파워 반도체 소자는 모서리 부분에 전계 집중이 발생하여 예상보다 낮은 항복전압을 가지게 되므로 이를 접합 마감기술(Edge termination technology)을 적용하여 공핍층 영역의 경계를 확장시켜 곡률 접합에서의 전계를 분산시킴으로서 항복 전압 특성을 향상시키는 기술이다. 본 논문에서는 가장 많이 사용되는 필드링(Field ring)을 DOE(Design of Experimentation)방법을 사용하여 항복전압에 영향을 주는 변수들을 고려하여 고내압 필드링 최적화를 하였다.Power semiconductor devices are widely used as high voltage applications to inverters and motor drivers, etc. The blocking voltage is one of the most important parameters for power semiconductor devices. And cause of junction curvature effects, the breakdown voltage of the device edge and device unit cells was found to be lower than the 'ideal' breakdown voltage limited by the semi-infinite junction profile. In this paper, Propose the methods for field ring design by DOE (Design of Experimentation). So The field ring can be improve for breakdown voltage and optimization.