표제지
목차
제1장 서론 8
1. 연구 배경과 연구 방법 8
1) 연구 배경 8
2) 연구 방법론 9
제2장 이론적 배경 11
1. Flash Memory 11
2. Colloidal Quantum Dots 13
제3장 실험방법 16
1. 소자 제작 조건 확립 16
가. Tunnel oxide 및 Control oxide 조건 확립 17
나. Quantum Dots 23
다. 전체적인 소자 제작 26
라. 소자 동작 원리 27
마. Reading voltage 결정 31
제4장 실험 결과 및 토의 32
1. 시냅스 특성 확인 32
가. 스핀 코팅 4000 rpm 조건 소자 32
나. 스핀 코팅 4500 rpm 조건 소자 39
2. 소자 재현성 및 반복 45
가. 스핀 코팅 4000 rpm 조건 소자 45
나. 스핀 코팅 4500 rpm 조건 소자 50
3. 양자점에 저장된 전자의 수 추정 55
가. 스핀 코팅 4000 rpm 조건 소자 55
나. 스핀 코팅 4500 rpm 조건 소자 57
4. 소자 상태 유지 58
가. 스핀 코팅 4000 rpm 조건 소자 59
나. 스핀 코팅 4500 rpm 조건 소자 63
제5장 결론 67
참고문헌 70
국문 초록 74
영문 초록 76
학회 발표 및 연구 논문 실적 78
그림 2-1. 플래시 메모리 셀의 (a) 구조와 (b) 쓰기, (c) 소거 시 동작 12
그림 2-2. 양자점 (a) Type I, (b) Type II형 구조 15
그림 3-1. 제작하고자 하는 소자 스택 구조 16
그림 3-2. Tunnel oxide 특성 확인을 위해 제작된 소자 구조 19
그림 3-3. tunnel oxide의 (a) Capacitance-Voltage 측정을 통한 두께 추정, (b) Current-Voltage 측정을 통한 VBD 측정[이미지참조] 20
그림 3-4. Control oxide 특성 확인을 위해 제작된 소자 구조 21
그림 3-5. control oxide의 (a) Capacitance-Voltage 측정을 통한 두께 추정, (b) Current-Voltage 측정을 통한 VBD 측정[이미지참조] 22
그림 3-6. 사용한 양자점 용액과 양자점의 구조 24
그림 3-7. Tunnel oxide 위 양자점이 코팅된 표면의 현미경 사진 24
그림 3-8. 코팅된 양자점 기판 AFM image 25
그림 3-9. 소자 제작 과정 26
그림 3-10. 소자 측정 방법 27
그림 3-11. 소자의 동작 원리 및 band diagram (a) 전압을 인가하지 않았을 때, (b) 양전압 및 (c) 음전압을 인가하였을 때의 전하의 이동 30
그림 3-12. Reading Voltage 확인 31
그림 4-1. (a) 인가 전압 크기를 바꾸며 측정한 Capacitance-Voltage, (b) 측정한 결과에 대한 Vref[이미지참조] 34
그림 4-2. 전압을 인가하는 시간을 바꾸며 측정한 Capacitance-Voltage (a) 8.5 V 인가시, (b) -8.5V 인가 시 (c) 측정한 결과에 대한 Vref[이미지참조] 36
그림 4-3. 동일 조건을 반복하여 인가 후 측정한 Capacitance-Voltage (a) +8.5 V, 30 초씩 인가, (b) -8.5 V, 30 초씩 인가, (c) (a),(b) 결과에 해당하는 Vref[이미지참조] 38
그림 4-4. (a) 인가 전압 크기를 바꾸며 측정한 Capacitance-Voltage, (b) 측정한 결과에 대한 Vref[이미지참조] 40
그림 4-5. (a) 전압을 인가하는 시간을 바꾸며 측정한 Capacitance-Voltage (a) 8.5 V 인가시, (b) -8.5V 인가 시 (c) 측정한 결과에 대한 Vref[이미지참조] 42
그림 4-6. 동일 조건을 반복하여 인가 후 측정한 Capacitance-Voltage (a) +8.5 V, 30 초씩 인가, (b) -8.5 V, 30 초씩 인가, (c) (a),(b) 결과에 해당하는 Vref[이미지참조] 44
그림 4-7. 소자의 반복성 확인 (a) 8.5 V/-9.5 V 인가 후 측정한 Capacitance-Voltage, (b) (a) 결과에 해당하는 Vref[이미지참조] 47
그림 4-8. 소자의 재현성 확인 (a) 동일 조건으로 Programming/Erasing을 진행하여 측정한 Capacitance-Voltage 그래프 및 그에 해당하는 Vref, (b) Vref 값의 평균, 최댓값,...[이미지참조] 49
그림 4-9. 소자의 반복성 확인 (a) 8 V/-8.5 V 인가 후 측정한 Capacitance-Voltage, (b) (a) 결과에 해당하는 Vref[이미지참조] 52
그림 4-10. 소자의 재현성 확인 (a) 동일 조건으로 Programming/Erasing을 진행하여 측정한 Capacitance-Voltage 그래프 및 그에 해당하는 Vref, (b) Vref 값의 평균, 최댓값,...[이미지참조] 54
그림 4-11. 초기 상태와 Full programming 상태에서 측정된 Capacitance-Voltage와 사이 면적값 56
그림 4-12. 초기 상태와 Full programming 상태에서 측정된 Capacitance-Voltage와 사이 면적 58
그림 4-13. (a) 여러 소자 상태에서의 장기 가소성 확인, (b) full programming 시, 장기 가소성 확인, (c) full erasing 시, 장기 가소성 확인 62
그림 4-14. (a) 여러 소자 상태에서의 장기 가소성 확인, (b) full programming 시, 장기 가소성 확인, (c) full erasing 시, 장기 가소성 확인 66