단일벽 탄소나노튜브 (CNT)는 고유한 준 1차원 구조와 높은 전기적, 기계적, 및 광학적 특성으로 인해 수십 년 동안 상당히 주목 되어 왔으며, 실리콘 (Si) 전자 소자를 대체할 후보로 각광받아 왔습니다. 특히, 밀도구배 초원심분리 (DGU) 방법으로 분리된 고순도 반도체성 CNT는 고성능 전계 효과 트랜지스터 (FET)와 복잡한 집적회로까지 시연되며 확장성과 상업성을 입증해 왔습니다. 그러나, 이전에 보고된 연구들은 상용화 관점이 아닌 고성능 CNT 네트워크 트랜지스터 개발에 초점을 맞추고 있습니다. 100%에 가까운 반도체성 CNT 네트워크를 얻기 위해서는 오랜 DGU 시간이 필요하며, 얻을 수 있는 반도체성 CNT 용액의 양도 극소량 이기 때문에 큰 제조 비용이 발생합니다. 따라서, 상용화 연구를 위해 산업-표준 8인치 웨이퍼 위에 용액 기반 CNT 네트워크 트랜지스터가 제작되며 제조가능성과 성능이 우수한 비용 효율적인 공정 방법을 제안합니다.
첫 번째 장에서는, CNT의 기본 물성과 고순도로 분리하는 방법을 간략히 소개합니다. 또한 이전에 보고된 단일 CNT 기반 트랜지스터와 비교하여 CNT 네트워크의 장점과 웨이퍼-스케일 CNT 네트워크 트랜지스터 기반의 집적회로에 대한 연구를 소개합니다. 더 나아가 CNT 네트워크 트랜지스터의 상용화 관점에서 앞서 언급한 연구들의 한계점과 문제점을 간략히 요약하고 이러한 문제를 해결하기 위한 방법론에 초점을 두어 논의합니다.
두 번째 장에서는, 다양한 공정 조건에 따른 CNT 네트워크 밀도의 경향을 분석하고, 산업 표준 규격인 8인치 웨이퍼 규모의 반도체성 CNT 네트워크 트랜지스터를 시연합니다. 먼저, 8인치 웨이퍼에서 높은 균일도를 갖는 CNT 네트워크를 형성할 수 있는 담그기(dipping) 방법을 제안하고, 웨이퍼 규모로 반도체성 CNT 네트워크 트랜지스터를 효율적으로 집적화 하는 과정에 대해 논의합니다. 또한, 8인치 웨이퍼의 서로 다른 9군대 위치에서 CNT 네트워크 트랜지스터의 전기적 성능을 비교한 결과로, 매우 균일하고 유사하며 100% 소자 수율이 관찰됩니다. 본 연구는 CNT 네트워크 채널의 양산 가능성을 제시하고 웨이퍼 규모의 CNT 전자 소자 분야에서 첫 단계로써 상당히 기여를 할 것입니다.
세 번째 장에서는, dipping 방법을 사용하여 8인치 웨이퍼 규모의 반도체성 CNT 네트워크 트랜지스터의 제조 단가를 낮추기 위한 재사용 방법에 대하여 제안하고 분석합니다. 더 높은 반도체 순도를 가진 CNT 네트워크는 더 우수한 전기적 성능과 균일도를 제공하지만, 제조 단가가 급격히 증가하는 트레이드-오프(trade-off)가 있습니다. 따라서, 이러한 문제를 보완하기 위해 99% 반도체성 CNT 네트워크 용액을 재사용하여 대량 생산이 가능함을 검증하고, 제조 단가를 낮춤으로써 산업-표준 웨이퍼 크기에서 CNT 트랜지스터가 제작됩니다. 반도체성 CNT 용액을 최대 5회까지 재사용했음에도 불구하고, 주요 성능 매개변수의 큰 열화 없이 상당히 균일한 CNT 네트워크 밀도 및 전기적 성능이 관찰됩니다. 이러한 실험 결과들은 웨이퍼 규모의 저비용 CNT 네트워크 소자 공정에서 난이도 있는 문제를 해결하기 위한 주요 지침이 될 것입니다.
네 번째 장에서는, 상용화를 위한 두 번째 비용 효율적인 방법으로써, 비교적 낮은 반도체 순도와 저렴한 비용을 보이는 CNT 네트워크를 기반으로 한 스트라이프 구조에 대해 연구합니다. 스트라이프 CNT 네트워크 트랜지스터는 우수한 성능을 유지하며 기존 포토리소그래피 설비를 활용하기 때문에 추가 제조 비용이 발생하지 않는다는 장점이 있습니다. 또한, CNT 스트라이프 CNT 네트워크 구조는 금속성 CNT 경로를 차단하여 온/오프 전류 비율을 획기적으로 향상시킬 수 있는 기술입니다. 따라서, 우리는 산업-표준 8인치 웨이퍼에서 다양한 반도체성 CNT 용액(99%, 95%, 및 90% 반도체성 CNT)을 사용하여 제작된 CNT 트랜지스터의 전기적 성능과 웨이퍼 규모 균일성을 평가합니다. 결과적으로, 최첨단 포토리소그래피 설비가 구축된다면 이 스트라이프 구조는 금속성 함량이 높은 CNT 에서도 미래의 상용화 기술에 충분히 적용 가능한 기술이라 예측됩니다.
다섯 번째 장에서는, CNT 네트워크의 추가 응용으로 p형 CNT 및 n형 IGZO 트랜지스터를 기반으로 하이브리드 CMOS 집적회로를 구현하고 분석합니다. 또한 앞선 두 가지 유형의 트랜지스터를 조합하여 120보다 큰 전압 이득을 갖는 하이브리드 인버터와 정확한 출력 신호를 보이는 노어 및 낸드 게이트를 시연합니다. 본 연구 결과는 다양한 유형의 반도체 채널을 기반으로 하는 하이브리드 마이크로 전자 응용 분야에 큰 기여를 할 것이라 예상됩니다.
또한, 금속성 CNT 네트워크를 기반으로 플로팅 게이트 메모리와 촉각 센서를 구현하여 고도로 정제된 금속성 CNT가 전극으로써 활용 가능한지 자세히 논의합니다. 플로팅 게이트 메모리에서 금속성 CNT는 전극을 구성하며, 특히 플로팅 게이트의 밀도를 조절하여 전기적 및 메모리 성능을 평가합니다. 또한, 금속성 CNT 촉각 센서에서는 저항 매핑을 비교합니다. 전극을 금속성 CNT로 구성할 경우 설계자의 목적에 따라 밀도를 최적화해야 하며, 상온에서 저비용, 대면적 공정이 가능하여 투명한 전자소자 상용화에 충분히 적용 가능한 재료입니다.